diff --git a/externals/powah/powah_emit.hpp b/externals/powah/powah_emit.hpp
index 51fea03fc9..b2f26dc84a 100644
--- a/externals/powah/powah_emit.hpp
+++ b/externals/powah/powah_emit.hpp
@@ -254,14 +254,15 @@ struct Context {
         );
     }
     void emit_M(uint32_t op, GPR const rs, GPR const ra, uint32_t sh, uint32_t mb, uint32_t me, bool rc) {
-        (void)op;
-        (void)rs;
-        (void)ra;
-        (void)sh;
-        (void)mb;
-        (void)me;
-        (void)rc;
-        std::abort();
+        assert(sh <= 0x3f && mb <= 0x3f);
+        base[offset++] = (op |
+            bitExt(ra.index, 6, 5)
+            | bitExt(rs.index, 11, 5)
+            | bitExt(sh, 16, 5)
+            | bitExt(mb, 21, 4)
+            | bitExt(me, 26, 4)
+            | bitExt(rc, 31, 1)
+        );
     }
     void emit_MD(uint32_t op, GPR const rs, GPR const ra, GPR const rb, uint32_t mb, bool rc) {
         assert(mb <= 0x3f);
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/abi.h b/src/dynarmic/src/dynarmic/backend/ppc64/abi.h
index 364a7c8bc0..c5a536f1e5 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/abi.h
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/abi.h
@@ -8,7 +8,7 @@
 
 namespace Dynarmic::Backend::PPC64 {
 
-constexpr powah::GPR RJIT = powah::R31;
+constexpr powah::GPR RJIT = powah::R3; //yeah it's param, so what?
 
 constexpr powah::GPR ABI_PARAM1 = powah::R3;
 constexpr powah::GPR ABI_PARAM2 = powah::R4;
@@ -20,4 +20,12 @@ constexpr std::initializer_list<u32> GPR_ORDER{
     14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31
 };
 
+constexpr std::initializer_list<powah::GPR> ABI_CALLEE_SAVED{
+    powah::R14, powah::R15, powah::R16, powah::R17,
+    powah::R18, powah::R19, powah::R20, powah::R21,
+    powah::R22, powah::R23, powah::R24, powah::R25,
+    powah::R26, powah::R27, powah::R28, powah::R29,
+    powah::R30, powah::R31
+};
+
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.cpp
index f95ca8aa82..94e1c50862 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.cpp
@@ -24,76 +24,76 @@ void EmitIR<IR::Opcode::Void>(powah::Context&, EmitContext&, IR::Inst*) {}
 
 template<>
 void EmitIR<IR::Opcode::Identity>(powah::Context&, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::Breakpoint>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CallHostFunction>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PushRSB>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::GetCarryFromOp>(powah::Context&, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::GetOverflowFromOp>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::GetGEFromOp>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::GetNZCVFromOp>(powah::Context&, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::GetNZFromOp>(powah::Context& as, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::GetNZFromOp>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::GetUpperFromOp>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::GetLowerFromOp>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::GetCFlagFromNZCV>(powah::Context& as, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::GetCFlagFromNZCV>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::NZCVFromPackedFlags>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 EmittedBlockInfo EmitPPC64(powah::Context& code, IR::Block block, const EmitConfig& emit_conf) {
     EmittedBlockInfo ebi;
     RegAlloc reg_alloc{code};
     EmitContext ctx{block, reg_alloc, emit_conf, ebi};
-    ebi.entry_point = CodePtr(code.base + code.offset);
 
-    code.BLR();
+    auto const start_offset = code.offset;
+    ebi.entry_point = CodePtr(code.base + start_offset);
 
     // Non-volatile saves
     std::vector<u32> gpr_order{GPR_ORDER};
@@ -127,12 +127,20 @@ EmittedBlockInfo EmitPPC64(powah::Context& code, IR::Block block, const EmitConf
     for (size_t i = 0; i < gpr_order.size(); ++i)
         code.LD(powah::GPR{gpr_order[i]}, powah::R1, -(i * 8));
     code.BLR();
-    ebi.size = code.offset;
+
+    /*
+    llvm-objcopy -I binary -O elf64-powerpc --rename-section=.data=.text,code test.bin test.elf
+    llvm-objdump -d test.elf
+    */
+    static FILE* fp = fopen("test.bin", "ab");
+    fwrite(code.base, code.offset - start_offset, sizeof(uint32_t), fp);
+
+    ebi.size = code.offset - start_offset;
     return ebi;
 }
 
-void EmitRelocation(powah::Context& as, EmitContext& ctx, LinkTarget link_target) {
-    UNREACHABLE();
+void EmitRelocation(powah::Context& code, EmitContext& ctx, LinkTarget link_target) {
+    ASSERT(false && "unimp");
 }
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.h b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.h
index aad9d0dd63..5d53027d1d 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.h
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64.h
@@ -45,12 +45,12 @@ struct EmitConfig {
 
 struct EmitContext;
 
-EmittedBlockInfo EmitPPC64(powah::Context& as, IR::Block block, const EmitConfig& emit_conf);
+EmittedBlockInfo EmitPPC64(powah::Context& code, IR::Block block, const EmitConfig& emit_conf);
 
 template<IR::Opcode op>
-void EmitIR(powah::Context& as, EmitContext& ctx, IR::Inst* inst);
-void EmitRelocation(powah::Context& as, EmitContext& ctx, LinkTarget link_target);
-void EmitA32Cond(powah::Context& as, EmitContext& ctx, IR::Cond cond, powah::Label* label);
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx);
+void EmitIR(powah::Context& code, EmitContext& ctx, IR::Inst* inst);
+void EmitRelocation(powah::Context& code, EmitContext& ctx, LinkTarget link_target);
+void EmitA32Cond(powah::Context& code, EmitContext& ctx, IR::Cond cond, powah::Label* label);
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx);
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a32.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a32.cpp
index f851882c4e..c032f38500 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a32.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a32.cpp
@@ -15,340 +15,355 @@
 
 namespace Dynarmic::Backend::PPC64 {
 
-void EmitA32Cond(powah::Context& as, EmitContext&, IR::Cond cond, powah::Label* label) {
-    UNREACHABLE();
+void EmitA32Cond(powah::Context& code, EmitContext&, IR::Cond cond, powah::Label* label) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::Terminal terminal, IR::LocationDescriptor initial_location, bool is_single_step);
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::Terminal terminal, IR::LocationDescriptor initial_location, bool is_single_step);
 
 void EmitA32Terminal(powah::Context&, EmitContext&, IR::Term::Interpret, IR::LocationDescriptor, bool) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::ReturnToDispatch, IR::LocationDescriptor, bool) {
-    EmitRelocation(as, ctx, LinkTarget::ReturnFromRunCode);
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::ReturnToDispatch, IR::LocationDescriptor, bool) {
+    EmitRelocation(code, ctx, LinkTarget::ReturnFromRunCode);
 }
 
-void EmitSetUpperLocationDescriptor(powah::Context& as, EmitContext& ctx, IR::LocationDescriptor new_location, IR::LocationDescriptor old_location) {
-    UNREACHABLE();
+void EmitSetUpperLocationDescriptor(powah::Context& code, EmitContext& ctx, IR::LocationDescriptor new_location, IR::LocationDescriptor old_location) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::LinkBlock terminal, IR::LocationDescriptor initial_location, bool) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::LinkBlock terminal, IR::LocationDescriptor initial_location, bool) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::LinkBlockFast terminal, IR::LocationDescriptor initial_location, bool) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::LinkBlockFast terminal, IR::LocationDescriptor initial_location, bool) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::PopRSBHint, IR::LocationDescriptor, bool) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::PopRSBHint, IR::LocationDescriptor, bool) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::FastDispatchHint, IR::LocationDescriptor, bool) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::FastDispatchHint, IR::LocationDescriptor, bool) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::If terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::If terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::CheckBit terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::CheckBit terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::CheckHalt terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::CheckHalt terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx, IR::Term::Terminal terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx, IR::Term::Terminal terminal, IR::LocationDescriptor initial_location, bool is_single_step) {
+    ASSERT(false && "unimp");
 }
 
-void EmitA32Terminal(powah::Context& as, EmitContext& ctx) {
-    UNREACHABLE();
+void EmitA32Terminal(powah::Context& code, EmitContext& ctx) {
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetCheckBit>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::A32GetRegister>(powah::Context& as, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::A32GetRegister>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    auto args = ctx.reg_alloc.GetArgumentInfo(inst);
+    powah::GPR const result = ctx.reg_alloc.ScratchGpr();
+    powah::GPR const index = ctx.reg_alloc.UseScratchGpr(args[1]);
+    code.SLDI(index, index, 3);
+    code.ADD(result, PPC64::RJIT, index);
+    code.LD(result, result, offsetof(A32JitState, regs));
+    ctx.reg_alloc.DefineValue(inst, result);
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetExtendedRegister32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetExtendedRegister64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetVector>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::A32SetRegister>(powah::Context& as, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::A32SetRegister>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    auto args = ctx.reg_alloc.GetArgumentInfo(inst);
+    powah::GPR const result = ctx.reg_alloc.ScratchGpr();
+    powah::GPR const index = ctx.reg_alloc.UseScratchGpr(args[1]);
+    code.SLDI(index, index, 3);
+    code.ADD(result, PPC64::RJIT, index);
+    code.STD(result, result, offsetof(A32JitState, regs));
+    ctx.reg_alloc.DefineValue(inst, result);
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetExtendedRegister32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetExtendedRegister64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetVector>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetCpsr>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetCpsr>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::A32SetCpsrNZCV>(powah::Context& as, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::A32SetCpsrNZCV>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetCpsrNZCVRaw>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetCpsrNZCVQ>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetCpsrNZ>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::A32SetCpsrNZC>(powah::Context& as, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::A32SetCpsrNZC>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    ASSERT(false && "unimp");
 }
 
 template<>
-void EmitIR<IR::Opcode::A32GetCFlag>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+void EmitIR<IR::Opcode::A32GetCFlag>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
+    powah::GPR const result = ctx.reg_alloc.ScratchGpr();
+    code.LD(result, PPC64::RJIT, offsetof(A32JitState, cpsr_nzcv));
+    code.RLWINM(result, result, 31, 31, 31);
+    ctx.reg_alloc.DefineValue(inst, result);
 }
 
 template<>
 void EmitIR<IR::Opcode::A32OrQFlag>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetGEFlags>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetGEFlags>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetGEFlagsCompressed>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32BXWritePC>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32UpdateUpperLocationDescriptor>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CallSupervisor>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExceptionRaised>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32DataSynchronizationBarrier>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32DataMemoryBarrier>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32InstructionSynchronizationBarrier>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetFpscr>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetFpscr>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32GetFpscrNZCV>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32SetFpscrNZCV>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Memory
 template<>
 void EmitIR<IR::Opcode::A32ClearExclusive>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ReadMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ReadMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ReadMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ReadMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveReadMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveReadMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveReadMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveReadMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32WriteMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32WriteMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32WriteMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32WriteMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveWriteMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveWriteMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveWriteMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32ExclusiveWriteMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Coprocesor
 template<>
 void EmitIR<IR::Opcode::A32CoprocInternalOperation>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CoprocSendOneWord>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CoprocSendTwoWords>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CoprocGetOneWord>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CoprocGetTwoWords>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CoprocLoadWords>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A32CoprocStoreWords>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a64.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a64.cpp
index 2729d145f9..d74baa8252 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a64.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_a64.cpp
@@ -17,288 +17,288 @@ namespace Dynarmic::Backend::PPC64 {
 
 template<>
 void EmitIR<IR::Opcode::A64SetCheckBit>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetCFlag>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetNZCVRaw>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetNZCVRaw>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetNZCV>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetW>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetX>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetS>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetD>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetQ>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetSP>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetFPCR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetFPSR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetW>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetX>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetS>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetD>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetQ>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetSP>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetFPCR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetFPSR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetPC>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64CallSupervisor>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExceptionRaised>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64DataCacheOperationRaised>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64InstructionCacheOperationRaised>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64DataSynchronizationBarrier>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64DataMemoryBarrier>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64InstructionSynchronizationBarrier>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetCNTFRQ>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetCNTPCT>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetCTR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetDCZID>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetTPIDR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64GetTPIDRRO>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64SetTPIDR>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Memory
 template<>
 void EmitIR<IR::Opcode::A64ClearExclusive>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ReadMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ReadMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ReadMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ReadMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ReadMemory128>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveReadMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveReadMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveReadMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveReadMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveReadMemory128>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64WriteMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64WriteMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64WriteMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64WriteMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64WriteMemory128>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveWriteMemory8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveWriteMemory16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveWriteMemory32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveWriteMemory64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::A64ExclusiveWriteMemory128>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_data_processing.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_data_processing.cpp
index a376929a36..34edd4270c 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_data_processing.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_data_processing.cpp
@@ -18,17 +18,17 @@ namespace Dynarmic::Backend::PPC64 {
 
 template<>
 void EmitIR<IR::Opcode::Pack2x32To1x64>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::Pack2x64To1x128>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::LeastSignificantWord>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 /*
@@ -119,7 +119,7 @@ void EmitIR<IR::Opcode::TestBit>(powah::Context& code, EmitContext& ctx, IR::Ins
             code.RLDICL(result, source, (64 - shift - 1) & 0x3f, 63);
         }
     } else {
-        UNREACHABLE();
+        ASSERT(false && "unimp");
     }
     ctx.reg_alloc.DefineValue(inst, result);
 }
@@ -244,7 +244,7 @@ static powah::GPR EmitConditionalSelectX(powah::Context& code, EmitContext& ctx,
         code.MR(nzcv, then_);
     } break;
     default:
-        UNREACHABLE();
+        ASSERT(false && "unimp");
     }
     return nzcv;
 }
@@ -773,7 +773,7 @@ void EmitIR<IR::Opcode::ZeroExtendWordToLong>(powah::Context& code, EmitContext&
 
 template<>
 void EmitIR<IR::Opcode::ZeroExtendLongToQuad>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // __builtin_bswap32
@@ -856,22 +856,22 @@ void EmitIR<IR::Opcode::CountLeadingZeros64>(powah::Context& code, EmitContext&
 
 template<>
 void EmitIR<IR::Opcode::ExtractRegister32>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::ExtractRegister64>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::ReplicateBit32>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::ReplicateBit64>(powah::Context& code, EmitContext& ctx, IR::Inst* inst) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_floating_point.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_floating_point.cpp
index b50f5027cd..a8bb06864e 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_floating_point.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_floating_point.cpp
@@ -17,442 +17,442 @@ namespace Dynarmic::Backend::PPC64 {
 
 template<>
 void EmitIR<IR::Opcode::FPAbs16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPAbs32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPAbs64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPCompare32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPCompare64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDiv32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDiv64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMax32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMax64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMaxNumeric32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMaxNumeric64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMin32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMin64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMinNumeric32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMinNumeric64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMul32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMul64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulSub16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulX32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPMulX64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPNeg16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPNeg32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPNeg64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipEstimate16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipEstimate32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipEstimate64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipExponent16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipExponent32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipExponent64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipStepFused16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipStepFused32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRecipStepFused64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRoundInt16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRoundInt32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRoundInt64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRSqrtEstimate16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRSqrtEstimate32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRSqrtEstimate64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRSqrtStepFused16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRSqrtStepFused32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPRSqrtStepFused64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSqrt32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSqrt64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToHalf>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToHalf>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToFixedS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToFixedS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToFixedS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToFixedU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToFixedU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPDoubleToFixedU64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToFixedS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToFixedS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToFixedS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToFixedU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToFixedU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPHalfToFixedU64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToFixedS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToFixedS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToFixedS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToFixedU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToFixedU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPSingleToFixedU64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedU16ToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedS16ToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedU16ToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedS16ToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedU32ToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedS32ToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedU32ToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedS32ToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedU64ToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedU64ToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedS64ToDouble>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPFixedS64ToSingle>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_misc.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_misc.cpp
index 89d925e465..7db5dbd992 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_misc.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_misc.cpp
@@ -17,364 +17,364 @@ namespace Dynarmic::Backend::PPC64 {
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedAddWithFlag32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedSubWithFlag32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturation>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturation>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedDoublingMultiplyReturnHigh16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedDoublingMultiplyReturnHigh32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedSub8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedSub16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SignedSaturatedSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedSub8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedSub16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::UnsignedSaturatedSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Packed
 template<>
 void EmitIR<IR::Opcode::PackedAddU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedAddS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSubU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSubS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSubU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSubS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedAddSubU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedAddSubS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSubAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSubAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingAddU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingAddS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingSubU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingSubS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingSubU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingSubS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingAddSubU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingAddSubS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingSubAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedHalvingSubAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedAddU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedAddS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedSubU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedSubS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedSubU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSaturatedSubS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedAbsDiffSumU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::PackedSelect>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Crypto
 template<>
 void EmitIR<IR::Opcode::CRC32Castagnoli8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32Castagnoli16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32Castagnoli32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32Castagnoli64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32ISO8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32ISO16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32ISO32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::CRC32ISO64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::AESDecryptSingleRound>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::AESEncryptSingleRound>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::AESInverseMixColumns>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::AESMixColumns>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SM4AccessSubstitutionBox>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SHA256Hash>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SHA256MessageSchedule0>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::SHA256MessageSchedule1>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_vector.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_vector.cpp
index ccc4daf4b1..d53b804d73 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_vector.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/emit_ppc64_vector.cpp
@@ -17,1794 +17,1794 @@ namespace Dynarmic::Backend::PPC64 {
 
 template<>
 void EmitIR<IR::Opcode::VectorGetElement8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGetElement16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGetElement32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGetElement64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSetElement8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSetElement16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSetElement32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSetElement64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAbs8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAbs16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAbs32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAbs64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAnd>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorAndNot>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticShiftRight8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticShiftRight16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticShiftRight32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticShiftRight64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticVShift8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticVShift16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticVShift32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorArithmeticVShift64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastLower8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastLower16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcast8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcast16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcast32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcast64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElementLower8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElementLower16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElementLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElement8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElement16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElement32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorBroadcastElement64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorCountLeadingZeros8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorCountLeadingZeros16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorCountLeadingZeros32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEven8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEven16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEven32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEven64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEvenLower8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEvenLower16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveEvenLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOddLower8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOddLower16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorDeinterleaveOddLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorEor>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorEqual8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorEqual16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorEqual32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorEqual64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorEqual128>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorExtract>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorExtractLower>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGreaterS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGreaterS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGreaterS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorGreaterS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingAddS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingAddS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingAddU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingAddU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingSubS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingSubS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingSubS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingSubU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingSubU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorHalvingSubU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveLower8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveLower16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveLower64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveUpper8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveUpper16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveUpper32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorInterleaveUpper64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftLeft8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftLeft16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftLeft32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftLeft64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftRight8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftRight16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftRight32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalShiftRight64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalVShift8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalVShift16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalVShift32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorLogicalVShift64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMaxU64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMinU64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiply8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiply16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiply32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiply64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiplySignedWiden8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiplySignedWiden16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiplySignedWiden32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiplyUnsignedWiden8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiplyUnsignedWiden16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorMultiplyUnsignedWiden32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorNarrow16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorNarrow32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorNarrow64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorNot>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorOr>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddLower8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddLower16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddSignedWiden8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddSignedWiden16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddSignedWiden32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddUnsignedWiden8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddUnsignedWiden16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAddUnsignedWiden32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxLowerS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxLowerS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxLowerS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxLowerU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxLowerU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMaxLowerU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinLowerS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinLowerS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinLowerS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinLowerU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinLowerU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPairedMinLowerU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPolynomialMultiply8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPolynomialMultiplyLong8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPolynomialMultiplyLong64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorPopulationCount>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseBits>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseElementsInHalfGroups8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseElementsInWordGroups8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseElementsInWordGroups16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseElementsInLongGroups8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseElementsInLongGroups16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReverseElementsInLongGroups32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReduceAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReduceAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReduceAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorReduceAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRotateWholeVectorRight>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingHalvingAddS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingHalvingAddS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingHalvingAddS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingHalvingAddU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingHalvingAddU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingHalvingAddU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftS8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftS16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftS32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftS64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftU8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftU16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftU32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorRoundingShiftLeftU64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignExtend8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignExtend16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignExtend32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignExtend64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedAbsoluteDifference8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedAbsoluteDifference16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedAbsoluteDifference32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedMultiply16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedMultiply32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAbs8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAbs16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAbs32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAbs64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAccumulateUnsigned8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAccumulateUnsigned16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAccumulateUnsigned32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAccumulateUnsigned64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedDoublingMultiplyHigh16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedDoublingMultiplyHigh32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedDoublingMultiplyHighRounding16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedDoublingMultiplyHighRounding32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedDoublingMultiplyLong16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedDoublingMultiplyLong32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNarrowToSigned16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNarrowToSigned32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNarrowToSigned64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNarrowToUnsigned16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNarrowToUnsigned32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNarrowToUnsigned64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNeg8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNeg16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNeg32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedNeg64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeft8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeft16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeft32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeft64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeftUnsigned8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeftUnsigned16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeftUnsigned32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedShiftLeftUnsigned64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSub8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSub16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTable>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTableLookup64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTableLookup128>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTranspose8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTranspose16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTranspose32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorTranspose64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedAbsoluteDifference8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedAbsoluteDifference16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedAbsoluteDifference32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedMultiply16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedMultiply32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedRecipEstimate>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedRecipSqrtEstimate>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAccumulateSigned8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAccumulateSigned16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAccumulateSigned32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAccumulateSigned64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedNarrow16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedNarrow32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedNarrow64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedShiftLeft8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedShiftLeft16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedShiftLeft32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedShiftLeft64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorZeroExtend8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorZeroExtend16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorZeroExtend32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorZeroExtend64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorZeroUpper>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::ZeroVector>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Vector saturation
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedSub8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedSub16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorSignedSaturatedSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAdd8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedSub8>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedSub16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::VectorUnsignedSaturatedSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 // Vector VFP
 template<>
 void EmitIR<IR::Opcode::FPVectorAbs16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorAbs32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorAbs64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorDiv32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorDiv64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorEqual16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorEqual32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorEqual64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorFromHalf32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorFromSignedFixed32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorFromSignedFixed64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorFromUnsignedFixed32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorFromUnsignedFixed64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorGreater32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorGreater64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorGreaterEqual32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorGreaterEqual64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMax32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMax64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMaxNumeric32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMaxNumeric64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMin32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMin64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMinNumeric32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMinNumeric64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMul32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMul64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMulAdd16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMulAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMulAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMulX32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorMulX64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorNeg16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorNeg32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorNeg64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorPairedAdd32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorPairedAdd64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorPairedAddLower32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorPairedAddLower64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRecipEstimate16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRecipEstimate32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRecipEstimate64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRecipStepFused16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRecipStepFused32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRecipStepFused64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRoundInt16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRoundInt32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRoundInt64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRSqrtEstimate16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRSqrtEstimate32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRSqrtEstimate64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRSqrtStepFused16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRSqrtStepFused32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorRSqrtStepFused64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorSqrt32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorSqrt64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorSub32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorSub64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToHalf32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToSignedFixed16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToSignedFixed32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToSignedFixed64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToUnsignedFixed16>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToUnsignedFixed32>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 template<>
 void EmitIR<IR::Opcode::FPVectorToUnsignedFixed64>(powah::Context&, EmitContext&, IR::Inst*) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.cpp b/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.cpp
index 4e2037790a..e1d5cd9ee5 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.cpp
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.cpp
@@ -1,16 +1,15 @@
 // SPDX-FileCopyrightText: Copyright 2025 Eden Emulator Project
 // SPDX-License-Identifier: GPL-3.0-or-later
 
-#include "dynarmic/backend/ppc64/reg_alloc.h"
 
 #include <algorithm>
 #include <array>
 #include <ranges>
 
+#include "dynarmic/backend/ppc64/reg_alloc.h"
+#include "dynarmic/backend/ppc64/abi.h"
 #include "dynarmic/common/assert.h"
-#include <mcl/mp/metavalue/lift_value.hpp>
 #include "dynarmic/common/common_types.h"
-
 #include "dynarmic/common/always_false.h"
 
 namespace Dynarmic::Backend::PPC64 {
@@ -22,67 +21,9 @@ static bool IsValuelessType(IR::Type type) {
     return type == IR::Type::Table;
 }
 
-IR::Type Argument::GetType() const {
-    return value.GetType();
-}
-
-bool Argument::IsImmediate() const {
-    return value.IsImmediate();
-}
-
-bool Argument::GetImmediateU1() const {
-    return value.GetU1();
-}
-
-u8 Argument::GetImmediateU8() const {
-    const u64 imm = value.GetImmediateAsU64();
-    ASSERT(imm < 0x100);
-    return u8(imm);
-}
-
-u16 Argument::GetImmediateU16() const {
-    const u64 imm = value.GetImmediateAsU64();
-    ASSERT(imm < 0x10000);
-    return u16(imm);
-}
-
-u32 Argument::GetImmediateU32() const {
-    const u64 imm = value.GetImmediateAsU64();
-    ASSERT(imm < 0x100000000);
-    return u32(imm);
-}
-
-u64 Argument::GetImmediateU64() const {
-    return value.GetImmediateAsU64();
-}
-
-IR::Cond Argument::GetImmediateCond() const {
-    ASSERT(IsImmediate() && GetType() == IR::Type::Cond);
-    return value.GetCond();
-}
-
-IR::AccType Argument::GetImmediateAccType() const {
-    ASSERT(IsImmediate() && GetType() == IR::Type::AccType);
-    return value.GetAccType();
-}
-
-bool HostLocInfo::Contains(const IR::Inst* value) const {
-    return std::find(values.begin(), values.end(), value) != values.end();
-}
-
-void HostLocInfo::SetupScratchLocation() {
-    ASSERT(IsCompletelyEmpty());
-    realized = true;
-}
-
-bool HostLocInfo::IsCompletelyEmpty() const {
-    return values.empty() && !locked && !realized && !accumulated_uses && !expected_uses && !uses_this_inst;
-}
-
 void HostLocInfo::UpdateUses() {
     accumulated_uses += uses_this_inst;
     uses_this_inst = 0;
-
     if (accumulated_uses == expected_uses) {
         values.clear();
         accumulated_uses = 0;
@@ -139,34 +80,32 @@ void RegAlloc::AssertNoMoreUses() const {
     ASSERT(std::all_of(spills.begin(), spills.end(), is_empty));
 }
 
-u32 RegAlloc::AllocateRegister(const std::array<HostLocInfo, 32>& regs, const std::vector<u32>& order) const {
-    const auto empty = std::find_if(order.begin(), order.end(), [&](u32 i) { return regs[i].values.empty() && !regs[i].locked; });
-    if (empty != order.end())
-        return *empty;
-
+std::optional<u32> RegAlloc::AllocateRegister(const std::array<HostLocInfo, 32>& regs, const std::vector<u32>& order) const {
+    if (auto const it = std::find_if(order.begin(), order.end(), [&](u32 i) {
+        return regs[i].values.empty() && !regs[i].locked;
+    }); it != order.end())
+        return *it;
     std::vector<u32> candidates;
     std::copy_if(order.begin(), order.end(), std::back_inserter(candidates), [&](u32 i) { return !regs[i].locked; });
-    // TODO: LRU
-    return candidates[0];
+    return candidates.empty() ? std::nullopt : std::optional<u32>{candidates[0]}; // TODO: LRU
 }
 
 void RegAlloc::SpillGpr(u32 index) {
     ASSERT(!gprs[index].locked && !gprs[index].realized);
-    if (gprs[index].values.empty())
-        return;
-    const u32 new_location_index = FindFreeSpill();
-    //as.SD(powah::GPR{index}, spill_offset + new_location_index * spill_slot_size, powah::sp);
-    spills[new_location_index] = std::exchange(gprs[index], {});
+    if (!gprs[index].values.empty()) {
+        const u32 new_location_index = FindFreeSpill();
+        code.STD(powah::GPR{index}, powah::R1, spill_offset + new_location_index * spill_slot_size);
+        spills[new_location_index] = std::exchange(gprs[index], {});
+    }
 }
 
 void RegAlloc::SpillFpr(u32 index) {
     ASSERT(!fprs[index].locked && !fprs[index].realized);
-    if (fprs[index].values.empty()) {
-        return;
+    if (!fprs[index].values.empty()) {
+        const u32 new_location_index = FindFreeSpill();
+        //code.FSD(powah::FPR{index}, spill_offset + new_location_index * spill_slot_size, powah::sp);
+        spills[new_location_index] = std::exchange(fprs[index], {});
     }
-    const u32 new_location_index = FindFreeSpill();
-    //as.FSD(powah::FPR{index}, spill_offset + new_location_index * spill_slot_size, powah::sp);
-    spills[new_location_index] = std::exchange(fprs[index], {});
 }
 
 u32 RegAlloc::FindFreeSpill() const {
@@ -190,16 +129,22 @@ std::optional<HostLoc> RegAlloc::ValueLocation(const IR::Inst* value) const {
     return std::nullopt;
 }
 
-HostLocInfo& RegAlloc::ValueInfo(HostLoc host_loc) {
-    // switch (host_loc.kind) {
-    // case HostLoc::Kind::Gpr:
-    //     return gprs[size_t(host_loc.index)];
-    // case HostLoc::Kind::Fpr:
-    //     return fprs[size_t(host_loc.index)];
-    // case HostLoc::Kind::Spill:
-    //     return spills[size_t(host_loc.index)];
-    // }
-    UNREACHABLE();
+static powah::GPR HostLocToReg(HostLoc h) noexcept {
+    if (u8(h) >= u8(HostLoc::R0) && u8(h) <= u8(HostLoc::R31))
+        return powah::GPR{uint32_t(h)};
+    ASSERT(false && "unimp");
+}
+
+HostLocInfo& RegAlloc::ValueInfo(HostLoc h) {
+    if (u8(h) >= u8(HostLoc::R0) && u8(h) <= u8(HostLoc::R31))
+        return gprs[size_t(h)];
+    else if (u8(h) >= u8(HostLoc::FR0) && u8(h) <= u8(HostLoc::FR31))
+        return gprs[size_t(h) - size_t(HostLoc::FR0)];
+    else if (u8(h) >= u8(HostLoc::VR0) && u8(h) <= u8(HostLoc::VR31))
+        return vprs[size_t(h) - size_t(HostLoc::VR0)];
+    auto const index = size_t(h) - size_t(HostLoc::FirstSpill);
+    ASSERT(index <= spills.size());
+    return spills[index];
 }
 
 HostLocInfo& RegAlloc::ValueInfo(const IR::Inst* value) {
@@ -212,35 +157,49 @@ HostLocInfo& RegAlloc::ValueInfo(const IR::Inst* value) {
         return *iter;
     else if (const auto iter = std::find_if(spills.begin(), spills.end(), fn); iter != spills.end())
         return *iter;
-    UNREACHABLE();
-}
-
-powah::GPR RegAlloc::ScratchGpr(std::optional<std::initializer_list<HostLoc>> desired_locations) {
-    UNREACHABLE();
+    ASSERT(false && "unimp");
 }
 
-void RegAlloc::Use(Argument& arg, HostLoc host_loc) {
-    UNREACHABLE();
-}
-
-void RegAlloc::UseScratch(Argument& arg, HostLoc host_loc) {
-    UNREACHABLE();
+powah::GPR RegAlloc::ScratchGpr() {
+    auto const r = AllocateRegister(gprs, PPC64::GPR_ORDER);
+    return powah::GPR{*r};
 }
 
 powah::GPR RegAlloc::UseGpr(Argument& arg) {
-    UNREACHABLE();
+    ASSERT(!arg.allocated);
+    arg.allocated = true;
+    return ScratchGpr();
 }
 
 powah::GPR RegAlloc::UseScratchGpr(Argument& arg) {
-    UNREACHABLE();
+    ASSERT(!arg.allocated);
+    arg.allocated = true;
+    return ScratchGpr();
 }
 
 void RegAlloc::DefineValue(IR::Inst* inst, powah::GPR const gpr) noexcept {
-    UNREACHABLE();
+    ASSERT(!ValueLocation(inst) && "inst has already been defined");
+    ValueInfo(HostLoc(gpr.index)).values.push_back(inst);
 }
 
 void RegAlloc::DefineValue(IR::Inst* inst, Argument& arg) noexcept {
-    UNREACHABLE();
+    ASSERT(!arg.allocated);
+    arg.allocated = true;
+    ASSERT(!ValueLocation(inst) && "inst has already been defined");
+    if (arg.value.IsImmediate()) {
+        HostLoc const loc{u8(ScratchGpr().index)};
+        ValueInfo(loc).values.push_back(inst);
+        auto const value = arg.value.GetImmediateAsU64();
+        if (value >= 0x7fff) {
+            ASSERT(false && "unimp");
+        } else {
+            //code.LI(HostLocToReg(loc), value);
+        }
+    } else {
+        ASSERT(ValueLocation(arg.value.GetInst()) && "arg.value must already be defined");
+        const HostLoc loc = *ValueLocation(arg.value.GetInst());
+        ValueInfo(loc).values.push_back(inst);
+    }
 }
 
 }  // namespace Dynarmic::Backend::RV64
diff --git a/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.h b/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.h
index 034935e311..4e5454b86e 100644
--- a/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.h
+++ b/src/dynarmic/src/dynarmic/backend/ppc64/reg_alloc.h
@@ -26,27 +26,47 @@ class RegAlloc;
 
 struct Argument {
 public:
-    using copyable_reference = std::reference_wrapper<Argument>;
-
-    IR::Type GetType() const;
-    bool IsImmediate() const;
-
-    bool GetImmediateU1() const;
-    u8 GetImmediateU8() const;
-    u16 GetImmediateU16() const;
-    u32 GetImmediateU32() const;
-    u64 GetImmediateU64() const;
-    IR::Cond GetImmediateCond() const;
-    IR::AccType GetImmediateAccType() const;
-
+    IR::Type GetType() const {
+        return value.GetType();
+    }
+    bool IsImmediate() const {
+        return value.IsImmediate();
+    }
+    bool GetImmediateU1() const {
+        return value.GetU1();
+    }
+    u8 GetImmediateU8() const {
+        const u64 imm = value.GetImmediateAsU64();
+        ASSERT(imm < 0x100);
+        return u8(imm);
+    }
+    u16 GetImmediateU16() const {
+        const u64 imm = value.GetImmediateAsU64();
+        ASSERT(imm < 0x10000);
+        return u16(imm);
+    }
+    u32 GetImmediateU32() const {
+        const u64 imm = value.GetImmediateAsU64();
+        ASSERT(imm < 0x100000000);
+        return u32(imm);
+    }
+    u64 GetImmediateU64() const {
+        return value.GetImmediateAsU64();
+    }
+    IR::Cond GetImmediateCond() const {
+        ASSERT(IsImmediate() && GetType() == IR::Type::Cond);
+        return value.GetCond();
+    }
+    IR::AccType GetImmediateAccType() const {
+        ASSERT(IsImmediate() && GetType() == IR::Type::AccType);
+        return value.GetAccType();
+    }
 private:
     friend class RegAlloc;
-    explicit Argument(RegAlloc& reg_alloc)
-            : reg_alloc{reg_alloc} {}
-
-    bool allocated = false;
+    explicit Argument(RegAlloc& reg_alloc) : reg_alloc{reg_alloc} {}
     RegAlloc& reg_alloc;
     IR::Value value;
+    bool allocated = false;
 };
 
 struct HostLocInfo final {
@@ -57,9 +77,16 @@ struct HostLocInfo final {
     size_t expected_uses = 0;
     bool realized = false;
 
-    bool Contains(const IR::Inst*) const;
-    void SetupScratchLocation();
-    bool IsCompletelyEmpty() const;
+    bool Contains(const IR::Inst* value) const {
+        return std::find(values.begin(), values.end(), value) != values.end();
+    }
+    void SetupScratchLocation() {
+        ASSERT(IsCompletelyEmpty());
+        realized = true;
+    }
+    bool IsCompletelyEmpty() const {
+        return values.empty() && !locked && !realized && !accumulated_uses && !expected_uses && !uses_this_inst;
+    }
     void UpdateUses();
 };
 
@@ -67,7 +94,7 @@ class RegAlloc {
 public:
     using ArgumentInfo = std::array<Argument, IR::max_arg_count>;
 
-    explicit RegAlloc(powah::Context& as) : as{as} {}
+    explicit RegAlloc(powah::Context& code) : code{code} {}
 
     ArgumentInfo GetArgumentInfo(IR::Inst* inst);
     bool IsValueLive(IR::Inst* inst) const;
@@ -77,15 +104,13 @@ public:
     void UpdateAllUses();
     void AssertNoMoreUses() const;
 
-    powah::GPR ScratchGpr(std::optional<std::initializer_list<HostLoc>> desired_locations = {});
-    void Use(Argument& arg, HostLoc host_loc);
-    void UseScratch(Argument& arg, HostLoc host_loc);
+    powah::GPR ScratchGpr();
     powah::GPR UseGpr(Argument& arg);
     powah::GPR UseScratchGpr(Argument& arg);
     void DefineValue(IR::Inst* inst, powah::GPR const gpr) noexcept;
     void DefineValue(IR::Inst* inst, Argument& arg) noexcept;
 private:
-    u32 AllocateRegister(const std::array<HostLocInfo, 32>& regs, const std::vector<u32>& order) const;
+    std::optional<u32> AllocateRegister(const std::array<HostLocInfo, 32>& regs, const std::vector<u32>& order) const;
     void SpillGpr(u32 index);
     void SpillFpr(u32 index);
     u32 FindFreeSpill() const;
@@ -94,7 +119,7 @@ private:
     HostLocInfo& ValueInfo(HostLoc host_loc);
     HostLocInfo& ValueInfo(const IR::Inst* value);
 
-    powah::Context& as;
+    powah::Context& code;
     std::array<HostLocInfo, 32> gprs;
     std::array<HostLocInfo, 32> fprs;
     std::array<HostLocInfo, 32> vprs;